FPGA基础:Verilog HDL
创始人
2024-04-05 19:06:57
0次
文章目录
- 一、Verilog HDL简介
- 二、Verilog语法
- 2.1 逻辑值
- 2.2 变量属性
- 2.3 变量类型(`wire、reg`)
- 2.4 参数(`parameter 、localparam` )
- 2.5 常量(`b、0、d、h`)
- 2.6 赋值语句(`<=、=`)
- 2.7 关系运算符
- 2.8 算术运算符
- 2.9 归约运算符(`结果为1bit`)、按位运算符(`n位则结果为nbit`)和逻辑运算符(`结果为1bit`)
- 2.10 移位运算符(逻辑移位`<<`、算术移位`<<<`)
- 2.11 条件运算符(`? :`)
- 2.12 优先级
相关内容